

PROGRAM UPDATING METHOD FOR COMPUTER

Patent Number: JP7191841
Publication date: 1995-07-28
Inventor(s): OGURA YOSHITAKA
Applicant(s): RICOH CO LTD
Requested Patent: ☐ JP7191841
Application Number: JP19930332084 19931227
Priority Number(s):
IPC Classification: G06F9/06
EC Classification:
Equivalents:

Abstract

PURPOSE: To simplify the additional program and structure of a loader or the like required for the program updating of a sub CPU.

CONSTITUTION: Concerning the program updating method for a computer 1 provided with a main central processing part 2 and one sub central processing part 3 at least, the operation of the sub central processing part 3 is stopped corresponding to a command transmitted from the main central processing part 2 through an I/O 6. Continuously, the program inside a ROM 5 is reloaded with an updated program inserted from the outside and stored in an IC card 8 by performing access from the main central processing part 2 to the unreloadable non-volatile ROM 5 for the sub central processing part 3.

Data supplied from the esp@cenet database - l2

Best Available Copy

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平7-191841

(43) 公開日 平成7年(1995)7月28日

(51) Int. Cl. ⁶

G06F 9/06

識別記号

540 L 9367-5B

F I

審査請求 未請求 請求項の数3 O L (全5頁)

(21) 出願番号 特願平5-332084

(22) 出願日 平成5年(1993)12月27日

(71) 出願人 000006747

株式会社リコー

東京都大田区中馬込1丁目3番6号

(72) 発明者 小倉 義孝

東京都大田区中馬込1丁目3番6号 株式
会社リコー内


(74) 代理人 弁理士 大澤 敬

(54) 【発明の名称】 コンピュータのプログラム更新方法

(57) 【要約】

【目的】 サブCPUのプログラム更新のために必要なロード等の付属プログラムや構造を簡素化する。

【構成】 メイン中央処理部2と少なくとも一のサブ中央処理部3とを有するコンピュータ1のプログラム更新方法であって、I/O6を介してメイン中央処理部2から送られてきた指令によりサブ中央処理部3の動作を停止する。続いて、メイン中央処理部2から該サブ中央処理部3用の書替え可能不揮発性ROM5にアクセスすることによって、該ROM5内のプログラムを外部から挿入したICカード8に格納された更新プログラムと書き替える。



【特許請求の範囲】

【請求項 1】 メイン中央処理部と少なくとも一のサブ中央処理部とを有するコンピュータのプログラム更新方法であって、I/Oを介して前記メイン中央処理部から送られてきた指令により前記サブ中央処理部の動作制御を行うとともに、前記メイン中央処理部から該サブ中央処理部用の書替え可能不揮発性ROMにアクセスすることによって、該ROM内のプログラムを外部から挿入したICカードに格納された更新プログラムと書き替えることを特徴としたコンピュータのプログラム更新方法。

【請求項 2】 前記ICカードのデータフォーマットにおけるヘッダ部に、前記各サブ中央処理部に対応して識別コード、更新日付け及び更新バージョンを含めるとともに、前記各サブ中央処理部用の書替え可能不揮発性ROMに格納した更新プログラムのデータ部にもそれぞれ更新日付け及び更新バージョンを含めておき、前記メイン中央処理部が前記識別コードに基づいてプログラムの更新を行うサブ中央処理部の動作制御を行うとともに、同サブ中央処理部用の書替え可能不揮発性ROM内に格納してあるプログラムの更新日付け及び更新バージョンと、前記ICカード内の該サブ中央処理部用更新プログラムの更新日付け及び更新バージョンとを比較し、ICカード内のものの方が新しい場合に、プログラムの書替えを実行することを特徴とした請求項 1 記載のコンピュータのプログラム更新方法。

【請求項 3】 前記ICカードの読取部への挿入を検出することにより、前記メイン中央処理部が自動的にプログラムの更新制御を行うことを特徴とした請求項 1 又は 2 記載のコンピュータのプログラム更新方法。

【発明の詳細な説明】

【0001】

【産業上の利用分野】 本発明は、メイン中央処理部と少なくとも一のサブ中央処理部とを有するコンピュータのプログラム更新方法に関し、特にサブ中央処理部に対するプログラムの更新を簡易にしたコンピュータのプログラム更新方法に関する。

【0002】

【従来の技術】 従来、コンピュータのROM(Read Only Memory)に格納されたプログラムを更新するには、該ROMをデバイスごと新しいものと交換するのが一般的であったが、最近、オンボード上で書替え可能な不揮発性のROM(フラッシュメモリ)が安価に入手できるようになったことから、プログラムの更新もオンボード上で行えるようになってきた。

【0003】 すなわち、単一の中央処理部(以下、CPUということもある)11を内蔵したコンピュータ10の場合は、例えば図4に示すように、更新プログラムをICカード12によって供給し、CPU11がICカード12内の更新プログラムを読み出して、ROM(フラッシュメモリ)13に格納されていたプログラムを該更

新プログラムと書き替える。なお、かかるプログラムロードを行うためのプログラム(すなわち、ローダ)の格納場所としては、ROM内の格納エリア、別に設けたROM、ICカード内等がある。

【0004】 また、一のメインCPU21及び又は複数のサブCPU22を有するコンピュータ20の場合は、例えば図5に示すように、コンピュータ20内にデータ交換用のメモリ(DPR: Dual Ports RAM)23を設け、このDPR23を介してサブCPU用ROM(フラッシュメモリ)24内のプログラムをICカード25に格納されていた更新プログラムと書き替える。この書替え制御はサブCPU22がローダに基づいて行っていた。なお、メインCPU用ROM(フラッシュメモリ等)26内のプログラムの更新については、上記単一のCPU11を備えたコンピュータ10の場合と同じである。

【0005】

【発明が解決しようとする課題】 上述した従来のプログラム更新方法のうち、特に一のメインCPUに加え、一又は複数のサブCPUを有するコンピュータの場合、次のような問題があった。すなわち、メインCPU及びサブCPUはそれぞれ独自にプログラムの更新動作を行うため、それぞれにプログラムの更新に必要なローダやそれを格納しておく回路等、多くの付属プログラムや構造を必要としていた。本発明はこのような事情に鑑みてなされたもので、特にサブCPUのプログラム更新のために必要な付属プログラムや構造を簡素化できるコンピュータのプログラム更新方法の提供を目的とする。

【0006】

【課題を解決するための手段】 上記目的を達成するために本発明方法は、メイン中央処理部と少なくとも一のサブ中央処理部とを有するコンピュータのプログラム更新方法であって、I/Oを介してメイン中央処理部から送られてきた指令によりサブ中央処理部の動作制御を行うとともに、メイン中央処理部から該サブ中央処理装置用の書替え可能不揮発性ROMにアクセスすることによって、該ROM内のプログラムを外部から挿入したICカードに格納された更新プログラムと書き替えることを特徴としている。

【0007】 また、上記の発明方法において、ICカードのデータフォーマットにおけるヘッダ部に、各サブ中央処理部に対応して識別コード、更新日付け及び更新バージョンを含めるとともに、各サブ中央処理部用の書替え可能不揮発性ROMに格納した更新プログラムのデータ部にもそれぞれ更新日付け及び更新バージョンを含めておき、メイン中央処理部が前記識別コードに基づいてプログラムの更新を行うサブ中央処理部の動作制御を行うとともに、同サブ中央処理部用の書替え可能不揮発性ROM内に格納してあるプログラムの更新日付け及び更新バージョンと、ICカード内の該サブ中央処理部用更

10

20

30

40

50

新プログラムの更新日付け及び更新バージョンとを比較し、ICカード内のものの方が新しい場合に、プログラムの更新を実行するようにしてもよい。さらに、ICカードの読取部への挿入を検出することにより、メイン中央処理部が自動的にプログラムの更新制御を行うようにしてもよい。

【0008】

【作用】上記本発明方法は、サブ中央処理部のプログラムの更新をメイン中央処理部によって処理するため、サブ中央処理部にはプログラムの更新に必要なローダやそれを格納しておく回路等の付属プログラム、構造を必要としない。

【0009】また、ICカードと更新の対象となったROMにそれぞれ格納されたプログラムの更新日付け、更新バージョンを比較することによって、常に最新のプログラムに更新することができる。例えば、ROM内のプログラムの更新日付け、更新バージョンの方が新規な場合には、その更新動作は実行されず、ROMは既に格納されているプログラムを保持する。さらに、ICカードが読取部に挿入されているとき、自動的にメイン中央処理部がプログラム更新モードとなるようにしておけば、プログラム更新モードへの切換操作を省略することができる。

【0010】

【実施例】以下、本発明の一実施例について図面を参照して説明する。図1は本発明の実施例に係るプログラム更新方法を実施するのに好適なコンピュータの構成例を示すブロック図である。同図では、メインCPU2とサブCPU3とをそれぞれ1個ずつ備えた構成例を示している。コンピュータ1内には、メインCPU2のプログラム格納用ROM4とサブCPU3のプログラム格納用ROM5が設けてあり、メインCPU2はそれぞれのROM4、5に直接アクセスできるようになっている。各ROM4、5ともフラッシュメモリのような書替え可能な不揮発性ROMを使用することが好ましい。ただし、本発明方法を実施する限りにおいては、メインCPU2のプログラム格納用ROM4はこれに限定されるものではない。

【0011】また、メインCPU2は、I/O(Input/Output)6を介してサブCPU3に動作停止指令を発することができるようになっている。さらに、コンピュータ1にはICカード読出部7が設けてあり、ここで読み出したICカード8内の更新プログラムをメインCPU2を介してサブCPU3のプログラム格納用ROM5に書き込む構成となっている。

【0012】ICカード読出部7には、ICカード8の挿入を検出するICカード検出器9が付設してあり、該読出部7にICカード8が挿入された状態にあるとき、その旨をメインCPU2に知らせる。ICカード検出器9としては、例えばマイクロスイッチなどの接触センサ

や光センサなどの非接触センサを使用できる。メインCPU2は、ICカード検出器9からの検出信号を入力し、ICカードの挿入状態を確認したとき、自動的にプログラム更新モードに切り替わるようにプログラムされている。なお、かかるプログラム更新モードへの自動切換は、単一のCPUのみを有するコンピュータのプログラム更新方法にも有効である。

【0013】図2は本実施例のプログラム更新方法で使用するICカード8の内容例を示す構成図である。ICカード8内には、更新の対象となり得る各CPUに対応して、ヘッダ部HDR0、HDR1~HDRn(但し、0はメインCPU2を指し、nはサブCPU3の数を示す。以下同じ)と、更新プログラム部PRG0、NPD1~NPDnが格納してある。

【0014】ヘッダ部の内容をさらに詳しく説明すると、図3に示すように、ヘッダ部HDRには、該更新プログラムがどのCPUのものなのか識別するための識別コード:ID、該更新プログラムを更新した日付け:DATE、更新プログラムのバージョン:VER、該更新プログラムが格納されているアドレスを示すアドレス指示部:STRPと該更新プログラムのバイト数を示すバイト指示部:LNGSを含んでいる。さらに、更新プログラム部PRGには、図2に示すように該更新プログラムを更新した日付け:DATE、該更新プログラムのバージョン:VERが書き込まれている。

【0015】次に、上述したコンピュータ1及びICカード8を使用しての本実施例のプログラム更新方法を説明する。更新プログラムを格納したICカード8をICカード読出部7に挿入すると、ICカード検出器9がこれを検出してメインCPU2に検出信号を出力する。メインCPU2は、ICカード検出器9からの検出信号により、ICカード8が挿入されたことを確認すると、自動的にプログラム更新モードに切り替わる。プログラム更新モードは、ICカード8が挿入状態にある間継続して維持され、ICカード8の抜き出しとともに終了する。

【0016】このように、ICカード8の挿入、抜き出し操作に連動して、メインCPU2を自動的にプログラム更新モードへ切り換え、そして終了する方法とすれば、モードの切換操作を人手で行う必要がなく、操作の簡略化を実現できる。プログラム更新モードに切り変わったメインCPU2は、ICカード読出部7に指令を発してICカード8の読み出しを実行させる。そして、ICカード8から読み出したデータのうち、ヘッダ部:HDR内の識別コード:IDを参照して、更新すべきサブCPU3を確認し、そのサブCPU3をI/Oを介して動作停止状態とする。なお、更新すべきサブCPU3が複数あった場合には、1台ずつ順次プログラムの更新を行っていく。

【0017】次いで、メインCPU2は更新すべきサブ

CPU3のプログラム格納用ROM5にアクセスし、該ROM5内に格納されているプログラムの更新日付け：DATE及び更新バージョン：VERを、ICカードから読み出したデータのヘッダ部：HDR内の更新日付けDATE及び更新バージョン：VERと対比して、ヘッダ部：HDR内のものの方が新しい場合に、ICカードから読み出したプログラムの書替えを実行する。ROM5内に格納されているプログラムの方が新しい場合には、旧バージョンのプログラムに書き替えることもないので、そのROM5への書替えは行わないままそのプログラムの更新動作を終了する。

【0018】プログラムの書替えは、メインCPU2を介してサブCPU3のプログラム格納用ROM5にアクセスして行う。したがって、メインCPU2にのみプログラム更新に必要なロードを用意しておけばよく、サブCPU3はロードを必要としないため、プログラム更新のために必要な付属プログラムや構造を簡素化できる。

【0019】プログラムの書替えは、ICカード8から読み出したデータのアドレス指示部：STRPが指示する更新プログラムのアドレスから、バイト指示部：LNGSに示されたバイト数をサブCPU3のプログラム格納用ROM5へ書き込むことにより行う。

【0020】このようにして一のサブCPU3に対するプログラムの更新が終了したら、メインCPU2がI/O6を介して該サブCPU3の動作停止状態を解除し、他に更新すべきサブCPUがある場合は、続けて次のサブCPUの更新動作に移行する。ただし、識別コード：IDが、例えば99のごとくシステムにあり得ない番号を示していたときは、HDR部の終了を終了とみなしロード動作を終える。

【0021】一方、次に更新すべきサブCPUがない場合でも、ICカード8がICカード読出部7から引き抜かれない間は、無限ループの無効動作を続ける。すなわち、プログラム更新モードは、ICカード8の引き抜きをメインCPU2が確認したとき初めて解除される。

【0022】なお、本発明は上述した実施例に限定されるものではなく、本発明の技術的思想に含まれる範囲内

で種々の変形又は応用が可能である。

【0023】

【発明の効果】以上説明したように、本発明によればサブ中央処理部についてプログラムの更新に必要なロードやそれを格納しておく回路等の付属プログラム、構造等を必要としないので、コンピュータ全体のプログラムや構造の簡素化を図ることができる。

【0024】また、ICカードと更新の対象となったROMにそれぞれ格納したプログラムに更新日付け、更新バージョンを含ませ、これらを比較して常に新しいのプログラムにのみ更新するようにすれば、旧バージョンのプログラムを格納してあるICカードを間違えて挿入した場合の不都合を取り除くことができる。

【0025】さらに、ICカードが読取部に挿入されているとき、自動的にメイン中央処理部がプログラム更新モードとなるようにしておけば、プログラム更新モードへの切換操作を省略して操作の簡素化を図ることができる。

【図面の簡単な説明】

【図1】本発明の実施例に係るプログラム更新方法を実施するのに好適なコンピュータの構成例を示すブロック図である。

【図2】同じくICカードの内容例を示す構成図である。

【図3】同ICカードに格納されたデータのヘッダ部のフォーマット例を示す構成図である。


【図4】従来例を説明するためのブロック構成図である。

【図5】他の従来例を説明するためのブロック構成図である。


【符号の説明】

- | | |
|----------------------|------------|
| 1：コンピュータ | 2：メインCPU |
| 3サブCPU | |
| 4：メインCPUのプログラム格納用ROM | |
| 5：サブCPUのプログラム格納用ROM | |
| 6：I/O | 7：ICカード読出部 |
| 8：ICカード | 9：ICカード検出器 |

【図1】




【図2】




【図 3】

ID	DATE	VER	STRP	LNCS
----	------	-----	------	------

【図 4】



【図 5】



**This Page is Inserted by IFW Indexing and Scanning
Operations and is not part of the Official Record**

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

- ☐ BLACK BORDERS
- ☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
- ☐ FADED TEXT OR DRAWING
- ☒ BLURRED OR ILLEGIBLE TEXT OR DRAWING
- ☐ SKEWED/SLANTED IMAGES
- ☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
- ☐ GRAY SCALE DOCUMENTS
- ☐ LINES OR MARKS ON ORIGINAL DOCUMENT
- ☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
- ☐ OTHER: _____

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.